PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04107964 A

(43) Date of publication of application: 09.04.92

(51) Int. CI

H01L 25/065

H01L 21/90 H01L 25/07 H01L 25/18

(21) Application number: 02225030

(71) Applicant

HITACHI LTD

(22) Date of filing: 29,08,90

(72) Inventor.

MIYAMA MASANORI **MITANI TSUNEO**

8A8AKI KEIJI HOSOE HIDEYUKI

(54) SEMICONDUCTOR IC DEVICE


(57) Abstract:

PURPOSE: To perform wiring processing without being influenced by of a diffusion layer so as to shorten a process by preparing the separately manufactured diffusion layer and a wiring layer for electrically connecting these.

CONSTITUTION: A chip 1 where only a diffusion layer is formed and a chip 2 where only a wiring layer is formed are individually manufactured. These chips 1, 2 are provided with electrodes 3 for connection respectively. A pad 4 for wire bonding is provided around the chip 2 only provided with the wiring layer. Next, these electrodes 3 for connection are melted and the diffusion layer and the wiring layer are electrically connected. The pad 4 for wire bonding is bonded with a connector wire 5.

Ţ

COPYRIGHT: (C)1992, JPO& Japlo



⑩ 日本国特許庁(JP)

①特許出願公朋

⑩ 公 開 特 許 公 報 (A) 平4-107964

⑤Int.Cl.⁵

識別記号

庁内盛理番号

砂公開 平成4年(1992)4月9日

H 01 L 25/065 21/90

J

A 6810-4M 7638-4M

H 01 L 25/08

B *

審査請求 未請求 調求項の数 2 (全4頁)

9発明の名称 半導体集積回路装置

②特 願 平2-225030

②出 顧 平2(1990)8月29日

@発 明 者 深 山 昌 敬 東京都費梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内

⑫発 明 者 三 谷 恒 夫 東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内

⑦発 明 者 佐 々 木 圭 治 東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内

@発 明 者 細 江· 英 之 東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

列 邾 書

1. 発明の名称

半導体集積回路裝置

- 2. 特許請求の範囲
 - 1. 主面内に複数の半導体領域を形成した一つの 半導体構成部材と主面上に配線を形成した他の 半導体構成部材とが贴着され、前配半導体領域 と配線とが電気的に接続されて成ることを特徴 とする半導体集積回路装置。
 - 2. 前記何構成的材に、半導体領域と記載とを電気的に接続するための接続用電極を具備して成る、請求項1に記載の半導体集積回路装置。
- 3、発明の詳細な説明

【産業上の利用分析】

・本発明は、単導体集積回路装置に関し、弾しく は、拡散領域と配線領域とを別数した当該装置構成的材を貼着し一体化して成る半導体集積回路装 値に関する。

【従来の技術】

従来の半導体無積回路鉄賃(以下、ICという)

は、一般に、拡散技術またはイオン打込み技術に よって基切上に拡散領域を形成後、層間絶縁膜を 介し、コンタクトホールを形成して、例えば順次 1層目のアルミニウム配線、次いで2層目のアル ミニウム配線よりなる配線領域を形成してこれら 位数領域と配線領域とを備えた1Cとなしていく。

尚、当該ICの製法について述べた文献の例としては、昭和56年3月20日(株)オーム社発行盘井康央著「超LSI技術」p355~415が挙げられる。

[発明が解決しようとする課題]

しかし、このように拡散領域(紅数層)上に、 起線領域(配線層)を形成して行く場合、拡散層 の段登の影響を受けその配線加工に結構の問題を 生じ、また、拡散層の形成を持って配線層の形成 に着手するので勢いその工程にかかる時間が長く なるという異ながあった。

本発明はかかる従来技術の有する欠点を解消し、 拡散層の段差の影響を受けずに配額加工が可能で、 工程を短縮することのできる技術を提供すること を目的とする。

本発明の前記ならびにそのほかの目的と新規な 放物機は、本明相番の記述および抵付図面からあき る。 ちかになるであろう。

【課題を解決するための手段】

本願において関示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

本発明では、従来のように拡散層に続けて当該 拡散層上に配象層を形成するのではなく、拡散層 と配象層を別製したものを作っておき、これらを 気気的に接続するようにする。

(作用)

このように、拡散層と配線層とが別製されているので、配線層の形成が拡散層の影響を受けることが少なくなり、また、必要時に適宜例えば拡散層を有するチップと配線層を有するチップとを貼着し、電気的に複雑し、一体化したチップとなせばよいので、その工程を煩縮でき、ICの製造に要する期間を担くすることができる。

れている。

これらN* 形半導体領域 B は、フィールド A 移 膜 9 により分離されている。

N. 型半導体領域8などの形成は、周知のイオン打込みあるいは拡散技術により行なうことができる。

N*型半導体領域8は、接続用電板3と電気的に接続している。

フィールド始輪膜9は、例えば5i0。膜より 構成される。

接続用電板3は、例えばポリシリコン層により 構成される。

記録層のみを形成したチップ2は、半導体基板 10に絶録以11を介して、アルミニウム記録 (A4-2)12を形成する。さらに、層間絶縁 以13を介して、アルミニウム記録(A4-1) 14を形成する。保護以15にコンタクトホール を形成し、アルミニウム記録(A4-1)14と 降通させた接続用電価3を形成する。

これらチップ1、2を剪1図に示すように、検

(段高段)

次に、本見明の実施例を図面に基づいて説明する。 る。

第1図に示すように、拡散層のみを形成したチップ1と配線層のみを形成したチップ2とを個別に製造しておく。

これらチップ1、2には、それぞれ接続用電極 3を形成しておく。

配鉄層のみを形成したチップ2の周辺にはワイ ヤポンディング用パッド4を周校しておく。

第1回に示すように、これら接続用電極3を溶 融させ、当該拡散層と配線層との電気的な接続を 行なう。

ワイヤポンディング用パッド 4 には、コネクタ ワイヤ 5 をワイヤポンディングする。

第3回にこれらチップ1、2の要節構成断面を 示す。

拡散層のみを形成したチップ 1 は、 N 型半導体 基板 6 中に、 P 型ウエルが形成されている。

P型ウエルには、N* 形半導体領域 8 が形成さ

統用電板3、3を介して、貼着し、電気的に接続 させる。

第2回は、本発明の他の実施例を示す。この実 施例は、拡散層のみを形成したチップ1に両面に 接続用電機3を設ける。

配線層のみを形成したチップは、上部配線と下 部配線をもつようにする。

上部配線を持つチップ 2 Aの表面には、ワイヤボンディング用パッド 4 を設け、その裏面には、 拡散層のみを形成したチップ 1 との接続のための 接続用電極 3 を設ける。

下部配線をもつチップ 2 Bの表面には、 拡散層のみを形成したチップ 1 との接続のための接続用電便 3 を設ける。

拡散層のみを形成したチップ1を中間として、 当該チップ1の両面に、上部配線をもつチップ2 Aおよび下部配線をもつチップ2Bを、第1図に 示すものと両様にして、貼着接続させる。

本発明における上記チップ 1. 2 は、例えばシ リコン単結品基板から成り、周知の技術によって

特別平4-107964 (3)

このチップ内には多数の回路素子が形成され、1つの回路機能が与えられている。回路素子の具体例は、例えばMOSトランジスタから成り、これらの回路累子によって、例えば前項回路及びメモリの回路機能が形成されている。

本発明によれば、配線領域のみを形成したチップ 2 と比較領域のみを形成したチップ 1 とを別個に包造しておき、適宜これらを貼着していけばよいので、工程が短縮され、配線領域が拡散領域の 及際による影響を受けることが少なくなる。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を造脱しない範囲で確々変更可能であることはいうまでもない。

{発明の効果}

本版において関示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下 にのとおりである。

本発明によれば配義領域が拡散領域の段差によ

る影響を受けず、また、半導体無償回路装置の個 立工限が組織される。


4. 図面の簡単な歴明


男 1 図は本発明の契塩例を示す断面図、 第 2 図は本発明の他の実施例を示す断面図、 第 3 図は本発明の他の実施例を示す構成図であ 5。

1 … 世 教領域を形成した半導体負債回路装置係成的材、2 … 配線領域を形成した半導体無額回路装置係成的材、3 … 接続用電機、4 … ワイヤボンディング用パッド、5 … コネクタワイヤ、6 … 半導体基板、7 … ウエル、8 … 性教領域、9 … フィールド始縁膜、10 … 半導体基板、11 … 希線膜、12 … アルミニウム配線、13 … 層間絶縁膜、14 … アルミニウム配線、15 …保護膜。

代理人 弁理士 小川 勝







第1頁の続き

⊕Int.Cl.5

識別記号

庁内整理番号

H 01 L 25/07 25/18